←講義逐頁導讀 全部課程

Lecture Slides Index

講義逐頁導讀

楊博惠・共 428 頁

第 1 章 · 認識微電子

9 頁
p.1
Chapter 1 — Why Microelectronics?
封面兼課程地圖,列出三個小節:1.1 電子學 vs 微電子、1.2 手機系統範例、1.3 類比 vs 數位。
p.2
Cellular Technology
用手機當例子:微電子就藏在那些處理收發語音訊號的「黑盒子」裡。
p.3
Frequency Up-conversion
語音靠「兩個正弦波相乘」被搬到高頻。關鍵句:時域相乘 = 頻域捲積。
p.4
Transmitter
發射機:兩個頻率相乘後由天線輻射(圖 a);圖 b 再加一顆功率放大器把訊號推大。
p.5
Receiver
接收機:乘上 f_C 把高頻搬回直流;第一級必須是低雜訊放大器 (LNA)。
p.6
Digital or Analog?
X1 跑 100 Mb/s、X2 跑 1 Gb/s。金句:「A digital signal operating at very high frequency is very analog.」
p.7
Textbook
課本資訊:Razavi《Fundamentals of Microelectronics》3/e,ISBN 9781119695141。
p.8
Course Evaluation
範圍第 1~8 章;出席/小考 30%、期中 30%、期末 40%。另有叮嚀:講義放 Tronclass、請預習複習、上課做筆記。
p.9
Wish you all a happy study!
結尾頁,署名 NYUST EL Po-Hui Yang 2026。

第 2 章 · 半導體基礎物理

43 頁
p.1
Chapter 2 — Basic Physics of Semiconductors
封面:2.1 半導體材料與性質、2.2 PN 接面二極體、2.3 逆向崩潰。
p.2
Semiconductor Physics
開場:半導體元件是微電子的心臟,PN 接面是最基本的半導體元件。
p.3
Charge Carriers in Semiconductor
要懂 PN 接面的 I-V,得先懂三件事:載子行為、如何改變載子濃度、電荷流動的機制。
p.4
Periodic Table
週期表節錄(3~5 價電子的元素),矽最重要。
p.5
Silicon
矽有 4 個價電子,與四個鄰居形成共價鍵;溫度升高時鍵上的電子會掙脫變自由。
p.6
Electron-Hole Pair Interaction
自由電子掙脫的同時產生電洞;電洞被其他電子填補,於是形成電荷的流動。
p.7
Free Electron Density at a Given Temperature
能隙 E_g 決定要多少能量才能打斷鍵。給出 n_i 公式,以及 300 K 為 1.08×10¹⁰、600 K 為 1.54×10¹⁵。
p.8
Doping (N type)
摻磷 (P) → 多出電子 → n 型。
p.9
Doping (P type)
摻硼 (B) → 多出電洞 → p 型。
p.10
Summary of Charge Carriers
載子整理圖(純圖,無文字說明)。
p.11
Electron and Hole Densities
質量作用定律 np = n_i²,並列出多數/少數載子:n 型 n≈N_D、p≈n_i²/N_D;p 型反之。
p.12
First Charge Transportation Mechanism: Drift
第一種輸送機制:漂移。載子在電場下以正比於電場的速度移動,v = μE。
p.13
Current Flow: General Case
電流的通式推導:I = −v·W·h·n·q,用「v 公尺內的電荷量」來理解。
p.14
Current Flow: Drift
把 v = μE 代入,得 J_tot = q(nμ_n + pμ_p)E。
p.15
Velocity Saturation
速度不會隨電場無限增加,最後飽和。給出 μ = μ_0/(1 + bE) 與 v_sat 的關係式。
p.16
Second Charge Transportation Mechanism: Diffusion
第二種機制:擴散。載子從濃處往稀處跑,就像墨水滴進水裡。
p.17
Current Flow: Diffusion
擴散電流正比於濃度梯度。J_n = qD_n(dn/dx)、J_p = −qD_p(dp/dx)。
p.18
Example: Linear vs. Nonlinear Charge Density Profile
線性濃度分佈 → 擴散電流為定值;指數分佈 → 電流隨位置變化。
p.19
Einstein’s Relation
漂移與擴散的物理完全不同,卻被愛因斯坦關係式連起來:D/μ = kT/q。
p.20
PN Junction (Diode)
把 n 型與 p 型並排做在一起,就形成 PN 接面,也就是二極體。
p.21
Diode’s Three Operation Regions
三個工作區:平衡、逆向偏壓、順向偏壓。
p.22
Current Flow Across Junction: Diffusion
交界兩側濃度差極大 → 產生很大的擴散電流。
p.23
Depletion Region
載子擴散離開後留下不會動的離子,那個區域就叫空乏區。
p.24
Current Flow Across Junction: Drift
空乏區的固定離子產生電場,這個電場造成反方向的漂移電流。
p.25
Current Flow Across Junction: Equilibrium
平衡:漂移與擴散互相抵消,淨電流為零(I_drift = I_diff,電子電洞各自成立)。
p.26
Built-in Potential
內建電位的完整推導,結果 V_0 = (kT/q)·ln(N_A N_D / n_i²)。
p.27
Diode in Reverse Bias
n 端接較高電位 → 空乏區變寬、內建電場變強。
p.28
Reverse Biased Diode’s Application: Voltage-Dependent Capacitor
逆偏的 PN 接面就是一顆電容,而且電容值可以用 V_R 調整。
p.29
Voltage-Dependent Capacitance
給出 C_j = C_j0/√(1 + V_R/V_0) 以及 C_j0 的完整式子。
p.30
Voltage-Controlled Oscillator
重要應用 VCO:LC 振盪器中改變 V_R 就能改變振盪頻率,f_res = 1/(2π√LC)。
p.31
Robotics Application: Infrared Transceivers
應用頁:PN 接面用在紅外線 LED,做機器人通訊。
p.32
Diode in Forward Bias
p 端接較高電位 → 空乏區變窄、內建電場變弱。
p.33
Minority Carrier Profile in Forward Bias
順偏時位障降低,兩側的少數載子濃度上升,擴散電流因此增加。
p.34
Diffusion Current in Forward Bias
完整數學推導,得到 I_tot = I_S[exp(V_F/V_T) − 1] 以及 I_S 的表示式。
p.35
Minority Charge Gradient
少數載子濃度沿 x 軸必須有斜率才有擴散電流;深入 p/n 區後因複合而遞減。
p.36
Forward Bias Condition: Summary
順偏總結:接面處是少數載子擴散電流,深入區域後變成多數載子的複合電流,兩者相加為定值。
p.37
IV Characteristic of PN Junction
I-V 曲線:順偏指數上升、逆偏幾乎定值。I_D = I_S[exp(V_D/V_T) − 1]。
p.38
Parallel PN Junctions
兩個接面並聯 = 一個兩倍截面積的接面 = 兩倍電流。
p.39
Constant-Voltage Diode Model
定電壓模型:V_D < V_D,on 時開路,達到 V_D,on 後視為定電壓源。
p.40
Example: Diode Calculations
示範定電壓模型比指數模型好算:指數模型要用疊代法,定電壓模型只要解線性方程。
p.41
Bioengineering Application: Cancer Detection
應用頁:雷射二極體發出 λ₁,癌細胞的螢光物質產生新波長 λ₂。
p.42
Reverse Breakdown
逆偏電壓夠大時發生崩潰,電流暴增。
p.43
Zener vs. Avalanche Breakdown
兩種崩潰機制:齊納是強電場扯斷共價鍵;累崩潰是載子撞擊固定離子。

第 3 章 · 二極體模型與電路

66 頁
p.1
Chapter 3 — Diode Circuits
封面:3.1 理想二極體、3.2 PN 接面當二極體用、3.3 二極體的應用。
p.2
Diode Circuits
開場:物理讀完了,現在把二極體當「電路元件」來看它的行為與應用。
p.3
Diode’s Application: Cell Phone Charger
充電器:變壓器降壓後,二極體只讓正半週通過。
p.4
Diode’s Action in The Black Box (Ideal Diode)
正半週短路、負半週開路。
p.5
Ideal Diode
理想二極體 = 單向水管。電壓一超過零就導通。
p.6
Diodes in Series
串聯的二極體方向必須一致,三個電路中只有 (a) 能從 A 導通到 C。
p.7
IV Characteristics of an Ideal Diode
V > 0 時 R = 0、電流無限大;V < 0 時 R = ∞、電流為零。
p.8
Anti-Parallel Ideal Diodes
兩顆反並聯 → 任何電壓都導通 → 等效於短路。
p.9
Diode-Resistor Combination
二極體串電阻:負電壓時電流為 0,正電壓時就是歐姆定律。
p.10
Diode Implementation of OR Gate
二極體做 OR 閘,V_out 只會等於 V_A 或 V_B 其中一個。
p.11
Input/Output Characteristics
V_in < 0 時二極體開路 V_out = V_in;V_in > 0 時短路 V_out = 0。
p.12
Diode’s Application: Rectifier
整流器的定義:讓正半週通過、擋掉負半週(或反之)。
p.13
Signal Strength Indicator
整流輸出的平均值 V_p/π 正比於振幅,可當訊號強度指示器(含完整積分推導)。
p.14
Diode’s Application: Limiter
限幅器:串一顆 1 V 電池,讓二極體在 V_1 超過 1 V 之後才導通。
p.15
Limiter: When Battery Varies
若電池電壓 V_B 大於輸入振幅,整流就失效了。
p.16
Different Models for Diode
三種模型登場:理想、指數、定電壓。
p.17
I/O Characteristics with Ideal and Constant-Voltage Models
同一電路用兩種模型,轉折點的位置不同。
p.18
I/O Characteristics with a Constant-Voltage Model
定電壓模型下,導通時的壓降不是 0 而是 V_D,on。
p.19
Another Constant-Voltage Model Example
V_in 接在陰極的情況:V_in 很負時才導通;轉折點在 R_1 與 R_2 電流相等處。
p.20
Exponential Model
兩顆截面積不同的二極體只能用指數模型,靠電流總和與電壓相等聯立解出分流比。
p.21
Another Constant-Voltage Model Example
強調「好的初始猜測」與「仔細驗證」的重要性。
p.22
Robotics Application: Relay Control
應用頁:繼電器關閉時會產生突波,要用反偏保護二極體保護微控制器。
p.23
Cell Phone Adapter
三顆二極體串起來得到 V_out = 3V_D,on;但 I_X 一變就要疊代,引出下一節的小訊號分析。
p.24
Small-Signal Analysis
小訊號分析的定義:在工作點附近微擾電壓,觀察線性的電流變化。
p.25
Small-Signal Analysis in Detail
I-V 曲線上兩點夠近時就是一條直線,斜率 = I_D/V_T(完整微分推導)。
p.26
Small-Signal Incremental Resistance
結論:r_d = V_T / I_D。
p.27
Small Sinusoidal Analysis
小振幅正弦輸入 → 輸出是疊在直流值上的小正弦。
p.28
Cause and Effect
(a) 電壓是因、電流是果;(b) 反過來。
p.29
Adapter Example Revisited
用小訊號重解充電器例題,只要代數不用疊代,答案 11.5 mV。
p.30
Simple is Beautiful
手機從二極體抽電流的影響,用小訊號輕鬆解出 6.5 mV。
p.31
Applications of Diode
進入 3.3 節:二極體的應用。
p.32
Half-Wave Rectifier
半波整流,並提問:那要怎麼得到「穩定不動」的輸出?
p.33
Diode-Capacitor Circuit: Constant Voltage Model
把電阻換成電容 → 電容沒有放電路徑 → 輸出變成固定電壓。
p.34
Diode-Capacitor Circuit: Ideal Model
理想模型下,圖 (b) 就是 V_in 整個往下平移。
p.35
Diode-Capacitor with Load Resistor
加了負載電阻,電容有地方放電 → 輸出不再固定 → 出現漣波。
p.36
Behavior for Different Capacitor Values
C_1 越大,漣波越小。
p.37
Peak to Peak Amplitude of Ripple
漣波推導,結論 V_R ≈ (V_p − V_D,on)/(R_L C_1 f_in)。並提醒漣波超過輸出的 5~10% 就會有問題。
p.38
Maximum Diode Current
二極體在 t₁(輸出斜率最陡處)電流最大,必須小心控制以免燒毀元件。
p.39
Full-Wave Rectifier
全波整流:正負半週都通過,負半週被翻轉。並預告漣波會減半。
p.40
The Evolution of Full-Wave Rectifier
逐步演化出能翻轉負半週的拓樸(圖 e、f)。
p.41
Full-Wave Rectifier: Bridge Rectifier
橋式整流:D1/D2 負責負半週,D3/D4 負責正半週。
p.42
I/O Characteristics of a Full-Wave Rectifier
輸入必須超過 2V_D,on 才導通,所以中間有一段「死區 (dead zone)」。
p.43
Complete Full-Wave Rectifier
電容只有半個週期放電 → 漣波減半;而且每顆二極體只承受約一個 V_p(半波是 2V_p)。
p.44
Current Carried by Each Diode in the Full-Wave Rectifier
每顆二極體分擔的電流波形。
p.45
Summary of Half and Full-Wave Rectifiers
半波 vs 全波總整理;全波較適合充電器與變壓器應用。
p.46
Voltage Regulator
漣波對敏感負載仍嫌太大,需要穩壓器。三顆二極體可當最陽春的穩壓。
p.47
Voltage Regulation With Zener Diode
用齊納二極體穩壓:因為 r_D 很小,輸入的大變動不會反映到輸出。
p.48
Line Regulation VS. Load Regulation
線路調節率(抑制 V_in 變動)與負載調節率(抑制負載電流變動)的公式。
p.49
Evolution of AC-DC Converter
把前面所有東西串起來:AC 到 DC 轉換器的完整演化圖。
p.50
Limiting Circuits
限幅器的動機:靠近基地台時訊號太大,要把它壓在門檻以下避免後級飽和。
p.51
Input/Output Characteristics
注意輸出被「削平 (clipping)」的部分。
p.52
Limiting Circuit Using a Diode: Positive Cycle Clipping
削掉正半週。
p.53
Limiting Circuit Using a Diode: Negative Cycle Clipping
削掉負半週。
p.54
Limiting Circuit Using a Diode: Positive and Negative Cycle Clipping
上下都削。
p.55
General Voltage Limiting Circuit
反並聯二極體各串一顆電池,就能分別設定上下限。
p.56
Non-idealities in Limiting Circuits
削平的區域其實不是完全平的,因為 V_in 變大時二極體電流與壓降都會變。
p.57
Capacitive Divider
電容分壓器:V_out = C_1/(C_1+C_2) · V_in。
p.58
Waveform Shifter: Peak at −2Vp
波形移位:V_in 上升時 D1 導通輸出為零;下降時 D1 截止,輸出最低到 −2V_p。
p.59
Waveform Shifter: Peak at 2Vp
把二極體反過來接,就變成峰值 +2V_p。
p.60
Voltage Doubler
電壓倍增器:輸出每週期增加 V_p、V_p/2、V_p/4…最後收斂到 2V_p。
p.61
Current thru D1 in Voltage Doubler
倍增器中 D1 的電流波形。
p.62
Bioengineering Application: Energy Harvesting
應用頁:二極體做整流/倍壓,供電給眼內的壓力監測器。
p.63
Another Application: Voltage Shifter
電壓移位器:串一顆二極體讓整條波形平移。
p.64
Voltage Shifter (2VD,ON)
串兩顆就平移 2V_D,on。
p.65
Diode as Electronic Switch
二極體當開關,用在邏輯電路與資料轉換器。
p.66
Junction Feedthrough
即使逆偏「關掉」,訊號仍會經由接面電容漏過去;C_1 要夠大才能壓下這個饋通。

第 4 章 · 雙極性電晶體物理

54 頁
p.1
Chapter 4 — Physics of Bipolar Transistors
封面:4.1 一般考量、4.2 結構、4.3 主動區操作、4.4 模型、4.5 飽和區操作、4.6 PNP 電晶體。
p.2
Bipolar Transistor
開場:本章要推導大訊號與小訊號兩種模型。
p.3
Voltage-Dependent Current Source
放大的本質:一個電壓控制的電流源。若 K·R_L > 1 訊號就被放大了,A_v = −K R_L。
p.4
Voltage-Dependent Current Source with Input Resistance
即使加上輸入電阻,放大倍率仍然不變。
p.5
Exponential Voltage-Dependent Current Source
三端點的指數型電壓控制電流源——理想上,BJT 就該被這樣建模。
p.6
Structure and Symbol of Bipolar Transistor
結構像三明治:外面兩層同極性、中間一層相反極性。
p.7
Injection of Carriers
逆偏的 PN 接面會產生強電場,把注入的少數載子全部掃到它們的多數區——這是 BJT 能運作的關鍵。
p.8
Forward Active Region
主動區條件:V_BE > 0、V_BC < 0。圖 (b) 示範了一種「錯誤的」建模方式。
p.9
Accurate Bipolar Representation
正確的表示法:集極也因為從基極注入的載子而帶有電流。
p.10
Carrier Transport in Base
基極內的載子傳輸(圖示)。
p.11
Collector Current
用擴散定律推導出 I_C = I_S exp(V_BE/V_T),並給出 I_S = A_E q D_n n_i²/(N_B W_B) 及各符號意義。
p.12
Parallel Combination of Transistors
兩顆電晶體三端並聯 = 一顆射極面積兩倍的電晶體。
p.13
Simple Transistor Configuration
電晶體是電壓轉電流;在輸出端插一顆負載電阻,就能把電流變回電壓。
p.14
Constant Current Source
理想上 I_C 與 V_CE 無關,所以固定 V_BE 時電晶體就是一個定電流源。
p.15
Base Current
基極電流的兩個來源:(1) 電洞反向注入射極 (2) 電洞與射極來的電子複合。I_C = β I_B。
p.16
Emitter Current
對電晶體用 KCL:I_E = I_B + I_C = I_C(1 + 1/β)。
p.17
Summary of Currents
三個電流的完整整理(I_C、I_B、I_E 各自對 V_BE 的指數式)。
p.18
Bipolar Transistor Large Signal Model
大訊號模型:BE 之間一顆二極體、CE 之間一顆電壓控制電流源。
p.19
Example (4-7): Maximum RL
R_L 太大會讓 V_X 下降到使 BC 順偏,電晶體掉出主動區 → 存在最大可容許的集極電阻。條件 V_BE=800 mV、I_S=5×10⁻¹⁷ A、β=100。
p.20
Characteristics of Bipolar Transistor
BJT 的特性曲線圖。
p.21
Example: IV Characteristics
I-V 特性的例題。
p.22
Transconductance
g_m 是「電壓轉電流轉得多好」的度量,完整微分推導得 g_m = I_C/V_T。
p.23
Visualization of Transconductance
g_m 就是 I_C 對 V_BE 曲線的斜率;I_C 越大斜率越陡。
p.24
Transconductance and Area
面積放大 n 倍 → I_S 放大 n 倍 → 同樣 V_BE 下 I_C 與 g_m 都放大 n 倍。
p.25
Transconductance and Ic
同樣的 V_BE 擺幅,在較大的 I_C2 附近造成的電流變化比在 I_C1 大,因為 g_m 較大。
p.26
Small-Signal Model: Derivation
推導方法:固定第三端,微擾任兩端的電壓差,觀察三個端點的電流變化,再用受控源或電阻表示。
p.27
Small-Signal Model: V_BE Change
V_BE 變動所造成的效應。
p.28
Small-Signal Model: V_CE Change
理想上 V_CE 不影響 I_C,所以對小訊號模型沒有貢獻(V_CB 也一樣)。
p.29
Small Signal Example I
由直流工作點算小訊號參數,再算 V_BE 變化造成的 I_C 變化。示範值 g_m=3.75 mS、r_π=375 Ω。
p.30
Small Signal Example II
在電源與集極之間放一顆電阻,就能得到輸出電壓。
p.31
AC Ground
關鍵觀念:電源電壓不隨時間變化,在小訊號分析中視為接地。
p.32
Early Effect
「I_C 與 V_CE 無關」並不精確:V_CE 增加會使 BC 空乏區變寬、基極有效寬度變窄,導致 I_C 上升。
p.33
Early Effect Illustration
有厄利效應後,I_C 比理想值大,而且變成 V_CE 的函數。
p.34
Early Effect Representation
厄利效應的表示方式。
p.35
Early Effect and Large-Signal Model
在大訊號模型中只要加一個修正因子 (1 + V_CE/V_A);此模式下基極電流不變。
p.36
Early Effect and Small-Signal Model
小訊號中加入 r_O = V_A/I_C。
p.37
Summary of Ideas
前半章觀念總整理。
p.38
Robotics Application: Temperature Sensors
溫度感測器:若 V_X = V_Y,則 R_1 I_0 = V_BE1 − V_BE2 = V_T ln(I_S2/I_S1),R_1 上的壓降就是感測輸出。
p.39
Bipolar Transistor in Saturation
集極電壓低於基極而使 BC 順偏時,基極電流增加、β 下降。
p.40
Large-Signal Model for Saturation Region
飽和區的大訊號模型。
p.41
Overall I/V Characteristics
完整 I-V 特性;並指出 BJT 在飽和區速度也會變慢。
p.42
Example: Acceptable VCC Region
要維持在「軟飽和」以上,集極電壓不可比基極低超過 400 mV,可導出 V_CC 與 R_C 的線性關係與可用區間。
p.43
Deep Saturation
深飽和:電晶體失去電壓控制電流的能力,V_CE 變成定值。
p.44
PNP Transistor
把三個區域的極性反過來就是 PNP;所有 NPN 的原理都適用,只是射極電位最高、基極次之、集極最低。
p.45
A Comparison between NPN and PNP Transistors
NPN 與 PNP 的電流方向與工作區對照表。
p.46
PNP Equations
PNP 的完整四條方程式(I_C、I_B、I_E 與含厄利效應版本),下標一律改成 V_EB、V_EC。
p.47
Large Signal Model for PNP
PNP 的大訊號模型。
p.48
PNP Biasing
注意射極的電位同時高於基極與集極。
p.49
Small Signal Analysis
PNP 的小訊號分析。
p.50
Small-Signal Model for PNP Transistor
重點:PNP 的小訊號模型與 NPN 完全相同——這不是筆誤,因為電流方向已經由 V_BE 的極性處理掉了。
p.51
Small Signal Model Example I
小訊號模型範例一。
p.52
Small Signal Model Example II
範例二:小訊號模型與前一題完全相同。
p.53
Small Signal Model Example III
範例三:因為定電壓電源在小訊號分析中是交流接地,模型與前兩題完全相同。
p.54
Small Signal Model Example IV
範例四。

第 5 章 · 雙極性放大器

105 頁
p.1
Chapter 5 — Bipolar Amplifiers
封面:5.1 一般考量、5.2 工作點分析與設計、5.3 放大器拓樸、5.4 總整理與補充範例。
p.2
Bipolar Amplifiers
章節開場。
p.3
Voltage Amplifier
理想電壓放大器:輸入阻抗無限大、輸出阻抗為零。現實中兩者都會偏離理想。
p.4
Input/Output Impedances
量阻抗的方法:加測試源 v_X,量 i_X,R = v_X/i_X。
p.5
Input Impedance Example I
算 I/O 阻抗時一律用小訊號分析。
p.6
Impedance at a Node
標準動作:把另一端接地,在要量的那一端加測試源。
p.7
Impedance at Collector
射極接地時,從集極看進去就是電晶體本身的輸出阻抗 r_O。
p.8
Impedance at Emitter
基極接地時,從射極看進去約為 1/g_m(忽略厄利效應)。
p.9
Three Master Rules of Transistor Impedances
★本章最重要的一頁★ 三大法則:往基極看 r_π、往集極看 r_O、往射極看 1/g_m。
p.10
Biasing of BJT
為什麼要偏壓:(1) 電晶體必須在主動區 (2) 小訊號參數取決於偏壓條件。
p.11
DC Analysis vs. Small-Signal Analysis
標準兩步驟:先做直流分析定工作點與參數,再把電源歸零、換小訊號模型。
p.12
Notation Simplification
符號簡化約定:電源畫成一條標 V_CC 的橫線,輸入簡化成一個節點 V_in。
p.13
Example of Bad Biasing
錯誤示範①:麥克風直接接上去,電晶體完全沒有直流偏壓電流,g_m 無從建立。
p.14
Another Example of Bad Biasing
錯誤示範②:基極直接接 V_CC,麥克風產生的訊號被電源短路掉。
p.15
Biasing with Base Resistor
最簡單的基極電阻偏壓:I_B = (V_CC − V_BE)/R_B,I_C = β(V_CC − V_BE)/R_B。缺點是對 β 極敏感。
p.16
Improved Biasing: Resistive Divider
分壓偏壓:只要基極電流夠小,I_C 就幾乎與 β 無關。
p.17
Accounting for Base Current
把基極電流算進去:I_C = I_S exp[(V_Thev − I_B R_Thev)/V_T]。雖然不怕 β 了,但對電阻偏差的指數敏感度仍讓它不好用。
p.18
Emitter Degeneration Biasing
射極退化偏壓:R_E 吸收 V_X 的誤差,讓 V_BE 維持穩定;同時不怕 β(需 I_1 ≫ I_B)也不怕 V_BE 漂移。
p.19
Design Procedure
設計流程四步:選 I_C 決定小訊號參數 → 考慮變異選 V_RE → 算出 V_X → 選 R_1、R_2。
p.20
Self-Biasing Technique
自我偏壓:用集極電壓提供 V_X 與 I_B。最大好處是集極電位必定高於基極,保證工作在主動區。
p.21
Self-Biasing Design Guidelines
兩條準則:(1) R_B/β ≪ R_C 讓它不怕 β (2) V_CC − V_BE ≫ V_BE 讓它不怕 V_BE 變動。
p.22
Summary of Biasing Techniques
四種偏壓法總整理。
p.23
PNP Biasing Techniques
PNP 的偏壓原理相同,只要改極性。
p.24
Possible Bipolar Amplifier Topologies
輸入有三種接法、輸出有三種取法,六種組合中只有三種真的有用。
p.25
Study of Common-Emitter Topology
共射極的學習路線圖:核心分析 → 加入厄利效應 → 射極退化 → 再加入厄利效應 → 加上偏壓。
p.26
Common-Emitter Topology
共射極拓樸。
p.27
Small Signal of CE Amplifier
小訊號推導:A_v = −g_m R_C。
p.28
Limitation on CE Voltage Gain
把 g_m 寫成 I_C/V_T,增益就等於 V_RC/V_T;而 V_CE 不能低於 V_BE,所以 |A_v| < (V_CC − V_BE)/V_T。
p.29
Tradeoff between Voltage Gain and Headroom
增益與電壓餘裕的取捨圖解。
p.30
I/O Impedances of CE Stage
R_in = r_π、R_out = R_C。量輸出阻抗時輸入端要接地。
p.31
CE Stage Trade-offs
共射極的取捨整理。
p.32
Inclusion of Early Effect
厄利效應讓增益下降,因為 r_O 與 R_C 並聯:A_v = −g_m(R_C∥r_O)。
p.33
Intrinsic Gain
R_C 趨近無限大時增益達到上限 g_m r_O = V_A/V_T,而且與偏壓電流無關。
p.34
Current Gain
電流增益的定義;共射極的電流增益等於 β。
p.35
Emitter Degeneration
在射極串電阻叫「退化」。增益下降,但線性度與輸入阻抗都變好。
p.36
Small-Signal Model
漂亮的結論:A_v = −R_C/(1/g_m + R_E),也就是「總負載電阻 ÷ (1/g_m 加上射極的總串聯電阻)」。
p.37
Emitter Degeneration Example I
Q2 的輸入阻抗與 R_E 並聯,成為 Q1 的等效退化電阻。
p.38
Emitter Degeneration Example II
Q2 的輸入阻抗與 R_C 並聯,成為等效的集極對地阻抗。
p.39
Input Impedance of Degenerated CE Stage
完整推導 R_in = r_π + (β+1)R_E——這是我們想要的效果。
p.40
Output Impedance of Degenerated CE Stage
在 V_A = ∞ 的前提下,射極退化不改變輸出阻抗,仍是 R_C。
p.41
Capacitor at Emitter
直流時電容開路由電流源偏壓;交流時電容短路,放大器被 R_E 退化。
p.42
Example: Design CE Stage with Degeneration as a Black Box
把退化級看成一個等效轉導 G_m = g_m/(1+g_m R_E);g_m R_E ≫ 1 時線性度更好。
p.43
Degenerated CE Stage with Base Resistance
同時有 R_B 與 R_E 的完整增益式:A_v = −R_C/[1/g_m + R_E + R_B/(β+1)]。
p.44
Input/Output Impedances
R_in1 = r_π + (β+1)R_E、R_in2 = R_B + r_π + (β+1)R_E、R_out = R_C。實務上 R_in1 較重要,因為 R_B 常是前一級的輸出阻抗。
p.45
Emitter Degeneration Example III
綜合範例三。
p.46
Output Impedance of Degenerated Stage with VA<∞
★重要★ 射極退化把輸出阻抗抬高 (1+g_m(r_π∥R_E)) 倍,讓電路更接近理想電流源。
p.47
Two Special Cases
兩個特例:R_E ≪ r_π 時 R_out ≈ (1+g_m R_E)r_O;R_E ≫ r_π 時 R_out ≈ (1+β)r_O(上限)。
p.48
Analysis by Inspection
看起來很複雜的電路,先認出電容造成的交流接地,再逐步化簡成已知拓樸。
p.49
Example: Degeneration by Another Transistor
用另一顆電晶體當退化電阻——這就叫「疊接 (cascode)」。
p.50
Study of Common-Emitter Topology
路線圖重現:接下來進入「CE 加上偏壓」。
p.51
Bad Input Connection
錯誤示範③:麥克風電阻很小,把基極電壓拉到地,Q1 沒有偏壓電流。
p.52
Use of Coupling Capacitor
解法:耦合電容在直流時隔離偏壓網路,在訊號頻率時把麥克風接進來。
p.53
DC and AC Analysis
耦合電容在直流計算時開路、交流計算時短路。
p.54
Bad Output Connection
錯誤示範④:喇叭有電感,直接接會在直流時把集極短路到地,把電晶體推進深飽和。
p.55
Still No Gain!!!
即使加了交流耦合、偏壓正確了,喇叭的低輸入阻抗仍讓整體增益大幅下降。
p.56
CE Stage with Biasing
加上分壓偏壓後的三個結果:A_v = −g_m(R_C∥r_O)、R_in = r_π∥R_1∥R_2、R_out = R_C∥r_O。
p.57
CE Stage with Robust Biasing
加上射極退化的穩健偏壓版本,注意 R_in 變成 (β+1)R_E 那一項與分壓電阻並聯。
p.58
Removal of Degeneration for Signals at AC
旁路電容在訊號頻率把 R_E 短路,退化消失,增益回到 −g_m R_C。
p.59
Complete CE Stage
最完整的 CE 級公式,包含訊號源電阻 R_S 與負載 R_L。
p.60
Summary of CE Concepts
共射極觀念總整理。
p.61
Robotics Application: Digital-to-Analog Converters
應用頁:二進位加權電流源把數位輸入轉成馬達的類比電流。
p.62
Common Base (CB) Amplifier
共基極:基極接固定電壓、訊號從射極進、集極取輸出。
p.63
CB Core
A_v = g_m R_C,大小與 CE 相同但相位相反(不反相)。
p.64
Tradeoff between Gain and Headroom
為了不進飽和,R_C 上的壓降不能超過 V_CC − V_BE,所以增益上限同樣是 (V_CC−V_BE)/V_T。
p.65
Simple CB Example
數值範例:A_v = 17.2、R_1 = 22.3 kΩ、R_2 = 67.7 kΩ。
p.66
Input Impedance of CB
R_in = 1/g_m,遠小於 CE 級。
p.67
Practical Application of CB Stage
實務價值:低輸入阻抗可與 50 Ω 做阻抗匹配,避免訊號反射。
p.68
Output Impedance of CB Stage
R_out = r_O ∥ R_C,與 CE 類似。
p.69
CB Stage with Source Resistance
加上訊號源電阻後,訊號在到達射極前就被衰減:A_v = R_C/(1/g_m + R_S)。等同 CE 的射極退化,只是相位相反。
p.70
Practical Example of CB Stage
天線的輸出阻抗很低,所以後級需要對應的低輸入阻抗。
p.71
Realistic Output Impedance of CB Stage
完整的 CB 輸出阻抗:R_C 與「往集極看進去的阻抗」並聯。
p.72
Output Impedance of CE and CB Stages
關鍵觀念:相同條件下 CE 與 CB 的輸出阻抗完全相同,因為量輸出阻抗時輸入端接地,兩者電路變得一樣。
p.73
Fallacy of the "Old Wisdom"
★考點★ 「CB 的輸出阻抗比 CE 高」這個說法是錯的。
p.74
CB with Base Resistance
基極串電阻會讓增益下降:A_v = R_C/[1/g_m + R_E + R_B/(β+1)]。
p.75
Comparison of CE and CB Stages with Base Resistance
加了基極電阻的 CB 與加了射極退化的 CE,增益式完全相同,只差一個負號。
p.76
Input Impedance of CB Stage with Base Resistance
R_in = 1/g_m + R_B/(β+1)。對照 CE:射極上的電阻從基極看要乘 (β+1),這裡是除以 (β+1)。
p.77
Input Impedance Seen at Emitter and Base
從射極看與從基極看的阻抗對照。
p.78
Input Impedance Example
先求 R_eq,把它當成 Q2 的基極電阻再除以 (β+1)。
p.79
Bad Bias Technique for CB Stage
錯誤示範:射極沒有直流路徑,電流流不出去。
p.80
Still No Good
把射極直接接地也不行——訊號同時被短路掉了,電路依然不放大。
p.81
Proper Biasing for CB Stage
正確作法:用 R_E 提供直流路徑,R_in = R_E ∥ (1/g_m)。
p.82
Reduction of Input Impedance Due to RE
R_E 會把部分輸入電流分流到地而不是流進 Q1,所以輸入阻抗下降是壞事。
p.83
Creation of Vb
分壓產生基極電壓會降低增益;解法是在基極對地加一顆電容,在工作頻率把分壓電阻短路掉。
p.84
Example of CB Stage with Bias
設計要點:R_E ≫ 1/g_m、分壓電流遠大於基極電流、電容阻抗在工作頻率遠小於 1/g_m。
p.85
Emitter Follower (Common Collector Amplifier)
射極隨耦器登場。
p.86
Emitter Follower Core
輸入上升 ΔV,輸出也上升但略小(因為 I_C 增加使 R_E 壓降變大);輸入輸出的絕對值差一個 V_BE。
p.87
Small-Signal Model of Emitter Follower
A_v = R_E/(R_E + 1/g_m),小於 1 且為正。
p.88
Unity-Gain Emitter Follower
用理想電流源當負載時 I_C 固定 → V_BE 固定 → A_v 剛好等於 1,輸出完全跟隨輸入。
p.89
Analysis of Emitter Follower as a Voltage Divider
把射極隨耦器看成分壓器的分析法。
p.90
Emitter Follower with Source Resistance
含訊號源電阻:A_v = R_E/[R_E + 1/g_m + R_S/(β+1)]。
p.91
Input Impedance of Emitter Follower
R_in = r_π + (β+1)R_E,與退化 CE 完全相同——因為輸入阻抗本來就與集極電阻無關。
p.92
Emitter Follower as Buffer
隨耦器把負載電阻放大到很高的值,所以很適合放在 CE 級與重負載之間當緩衝,緩解增益衰減。
p.93
Output Impedance of Emitter Follower
R_out = [R_S/(β+1) + 1/g_m] ∥ R_E。訊號源阻抗被縮小 (β+1) 倍,驅動能力因此變好。
p.94
Emitter Follower with Early Effect
r_O 與 R_E 並聯,所以只要把公式中的 R_E 換成 R_E∥r_O 即可。
p.95
Current Gain
從基極到射極有 (β+1) 倍的電流增益;等效上,負載電阻從基極看過去被放大 (β+1) 倍。
p.96
Emitter Follower with Biasing
偏壓方式與 CE 類似;而且 V_b 可以很接近 V_CC,因為集極本來就接在 V_CC。
p.97
Supply-Independent Biasing
在射極放定電流源,偏壓電流、V_BE 與 I_B R_B 都與電源電壓無關。
p.98
Summary of Amplifier Topologies
三種拓樸總整理:CE 與 CB 的電壓增益大於 1,隨耦器最多等於 1。
p.99
Amplifier Example I
解題關鍵:認出 R_1、R_2 之間的交流接地,並對輸入網路做戴維寧轉換。
p.100
Amplifier Example II
同樣用交流接地 + 戴維寧轉換,把複雜電路化簡成單純的退化 CE 級。
p.101
Amplifier Example III
關鍵:先辨認出 R_eq(從 Q2 射極看進去的阻抗,與理想電流源的無限大輸出阻抗並聯),再套退化 CE 的公式。
p.102
Amplifier Example IV
關鍵:C_B 在工作頻率把 R_2 短路並給 R_1 一個接地點,於是 R_1 與 R_C 並聯,電路簡化成單純的 CB 級。
p.103
Amplifier Example V
關鍵:Q1 的等效基極電阻是 R_E 與「從 Q2 射極看進去的阻抗」並聯。
p.104
Amplifier Example VI
關鍵:直流電源就是交流接地,再用戴維寧轉換把電路化簡成射極隨耦器。
p.105
Amplifier Example VII
關鍵:把 Q1、Q2 射極看進去的阻抗分別與 R_C、R_E 合併,形成等效的射極與集極阻抗。

第 6 章 · MOS 電晶體物理

41 頁
p.1
Chapter 6 — Physics of MOS Transistors
封面:6.1 結構、6.2 操作、6.3 元件模型、6.4 PMOS、6.5 CMOS 技術、6.6 與 BJT 的比較。
p.2
Chapter Outline
章節綱要圖。
p.3
MOS Capacitor
MOS 結構可以看成一個平行板電容:上板是閘極、介電質是氧化層、下板是矽基板(假設 p 型基板)。
p.4
Structure and Symbol of MOSFET
★注意★ 這個元件是「對稱的」——兩個 n⁺ 區域哪個當源極哪個當汲極都可以。
p.5
State of the Art MOSFET Structure
現代製程:閘極用多晶矽 (polysilicon),絕緣層用二氧化矽。
p.6
Formation of Channel
通道形成兩階段:正閘極電壓先把電洞推開留下負離子(空乏),接著把電子吸到界面形成通道(反轉層)。
p.7
Voltage-Dependent Resistor
反轉通道就是一個電阻,而且因為電荷密度由閘極電壓決定,這個電阻值是可以用電壓調的。
p.8
Voltage-Controlled Attenuator
應用:閘極電壓下降 → 通道電阻上升 → 輸出變小。手機靠近基地台時用它做增益控制,避免飽和。
p.9
MOSFET Characteristics
固定 V_D 變 V_G、固定 V_G 變 V_D 兩種量測;圖 (d) 顯示通道電阻對電壓的依賴。
p.10
Length (L) and tox Dependence
閘極長度短、氧化層薄 → 通道電阻低 → 汲極電流大。
p.11
Effect of Width (W)
W 變大電流變大(等於兩個元件並聯),但閘極電容也變大,會限制電路速度。
p.12
Channel Potential Variation
汲極偏壓比源極高時,通道電位由源極往汲極遞增,閘極與通道之間的電壓差則遞減。
p.13
Channel Pinch-Off
汲極端的反轉層逐漸夾止;完全夾止之後再加電壓,通道長度就開始縮短。
p.14
Channel Charge Density
通道電荷密度 Q = W C_ox (V_GS − V_TH)。
p.15
Charge Density at a Point
考慮通道上任一點的電位 V(x):Q(x) = W C_ox [V_GS − V(x) − V_TH]。
p.16
Charge Density and Current
電流與電荷密度的關係:I = Q·v。
p.17
Drain Current
完整積分推導出三極管區公式 I_D = μ_n C_ox (W/L)[(V_GS−V_TH)V_DS − V_DS²/2]。
p.18
Parabolic ID-VDS Relationship
固定 V_G 變 V_DS 會得到拋物線,最大電流發生在 V_DS = V_GS − V_TH。
p.19
ID-VDS for Different Values of VGS
不同 V_GS 的曲線族;峰值電流正比於 (V_GS−V_TH)²。
p.20
Linear Resistance
V_DS 很小時就是一顆電阻 R_on = 1/[μ_n C_ox (W/L)(V_GS−V_TH)],可以拿來當電子開關。
p.21
Application of Electronic Switches
應用:無線電話用單一天線收發,靠開關切換接收機或發射機。
p.22
Effects of On-Resistance
要讓訊號衰減最小,R_on 必須越小越好 → 更大的 W/L 與更高的 V_GS。
p.23
Different Regions of Operation
三個工作區的整理圖。
p.24
How to Determine Region of Operation
★判斷法★ 閘汲電位差 V_GD > V_TH → 三極管區;V_GD ≤ V_TH → 飽和區。
p.25
Triode or Saturation?
工作區未知時就先「聰明地猜」一個,算完再驗證答案是否與假設一致。
p.26
Robotics Application: Binary Motor Control
應用:四顆 MOS 或 BJT 開關組成的 H 橋,控制馬達正反轉。
p.27
Channel-Length Modulation
飽和區電流其實不是定值:V_D 增加使通道終點往源極移動,I_D 略為上升,I_D ∝ (1 + λV_DS)。
p.28
λ and L
★與 BJT 的關鍵差別★ 不像 BJT 的厄利電壓,λ 是電路設計者可以控制的:L 越長,通道長度調變越弱。
p.29
Transconductance
g_m 的三種等價寫法:μ_n C_ox (W/L)V_ov、2I_D/V_ov、√(2μ_n C_ox (W/L) I_D)。
p.30
Doubling of gm Due to Doubling W/L
W/L 加倍等於兩顆電晶體並聯,電流與 g_m 都加倍(V_ov 固定時)。
p.31
Velocity Saturation
短通道只要不大的汲極電壓就會速度飽和;此時 I_D 變成 V_GS 的線性函數,而 g_m = W C_ox v_sat(只與 W 有關)。
p.32
Body Effect
源極電位偏離基體電位時臨界電壓會改變:V_TH = V_TH0 + γ(√(2Φ_F+V_SB) − √(2Φ_F))。
p.33
Large-Signal Models
依 V_DS 的大小,MOSFET 可以用不同的大訊號模型表示。
p.34
Example: Behavior of ID with V1 as a Function
V1 接在源極,V1 上升時電流下降(因為 V_GS 被壓小)。
p.35
Small-Signal Model
工作點沒有被大幅擾動時就能用小訊號模型;加入輸出電阻 r_O ≈ 1/(λI_D) 表示通道長度調變。
p.36
PMOS Transistor
就像 BJT 有 PNP,MOS 也有以電洞為主要載子的 PMOS,所有極性反過來。
p.37
PMOS Equations
PMOS 的四條方程式(飽和/三極管,含與不含通道長度調變)。
p.38
Small-Signal Model of PMOS Device
PMOS 的小訊號模型與 NMOS 完全相同,所以 R_X = R_Y = (1/g_m)∥r_O。
p.39
Bioengineering Application: Cancer Detection
應用:癌細胞改變血液的介電常數使電容 C_B 變化,用電流通過它來量測;電流源與開關都用 MOSFET 實現。
p.40
CMOS Technology
在 p 基板裡長出 n 井,就能讓 NMOS 與 PMOS 共存,這就是 CMOS(互補式 MOS)。
p.41
Comparison of Bipolar and MOS Transistors
總結比較:相同偏壓電流下 BJT 的 g_m 較大,因為它是指數特性。

第 7 章 · CMOS 放大器

62 頁
p.1
Chapter 7 — CMOS Amplifiers
封面:7.1 一般考量、7.2 工作點分析與設計、7.3 拓樸、7.4 共源極、7.5 補充範例。
p.2
Chapter Outline
章節綱要圖。
p.3
Input and Output Impedances
放大器的輸入阻抗要最大化、輸出阻抗要最小化(含分壓損失的兩條式子)。
p.4
Measurement of Input and Output Impedances
所有獨立電源都要歸零;因為電壓放大器由電壓源驅動,量輸出阻抗時輸入節點要短路。
p.5
Example
範例:算從 M1 汲極看進去的阻抗,答案 R_out = r_O。
p.6
Example
範例:算從 M1 源極看進去的阻抗,忽略通道長度調變,答案 1/g_m。
p.7
Summary of Impedances Seen at Terminals of a MOS Transistor
★MOS 三大法則★ 往閘極看是無限大、往汲極看是 r_O、往源極看是 1/g_m。
p.8
DC and Small-Signal Analysis
直流分析決定工作區與小訊號參數;小訊號分析求增益與 I/O 阻抗。
p.9
DC and Small-Signal Analysis
小訊號分析時定值電源要歸零:直流電壓源短路到地、直流電流源開路。
p.10
Small-signal and Large-signal Operations
★實用定義★「小訊號」的上限:汲極電流變化不超過 10%。
p.11
Operating Point and Analysis: Example (1)
錯誤示範①:麥克風輸出 20 mV 峰值、直流為零,根本打不開電晶體,完全沒有輸出訊號。
p.12
Operating Point and Analysis: Example (2)
錯誤示範②:閘極接 V_DD 讓 V_GS 固定不變,V_out 不會動,沒有放大。
p.13
Operating Point and Analysis: Example (3)
可行版本:用 V_B = 0.75 V 讓 M1 進入飽和區;但仍需要用實際的偏壓電路取代這顆理想電池。
p.14
Simple Biasing
最簡單的偏壓:分壓決定閘極電壓,並要求 V_DD − R_D I_D > V_GS − V_TH 以維持飽和。
p.15
Biasing with Source Degeneration
源極退化偏壓:V_X = V_GS + I_D R_S,與平方律聯立解二次方程式。
p.16
Self-Biased Stage
自我偏壓:閘極沒有直流電流,所以閘極電壓等於汲極電壓。
p.17
Current Sources
(a) NMOS 當電流源、(b) PMOS 當電流源。必須偏壓在飽和區才有高輸出阻抗。
p.18
Current Sources
X、Y 節點的小訊號電阻是 1/g_m;(c)(d) 因為輸出阻抗太小,不能當電流源用。
p.19
Common-Source Topology
共源極:V_in 上升 ΔV → I_D 增加 g_mΔV → V_out 下降 g_mΔV·R_D,所以增益為負且等於 −g_m R_D。
p.20
Small-signal Model of CS Stage
提高 W/L、I_D 或 R_D 都能提高增益,但壓降受 V_DD 限制;W/L 無限大也不會讓增益無限大,因為「次臨界導通」會限制 g_m。
p.21
Inclusion of Channel-Length Modulation
R_D 趨近無限大時增益受限於本質增益 g_m r_O;R_out = R_D∥r_O、R_in = ∞。
p.22
Example
數值範例:I_D = 1 mA、μ_nC_ox = 100 μA/V²、V_TH = 0.5 V、λ = 0 → g_m = 1/300 Ω、A_v = −3.33、V_GS = 1.1 V、V_DS = 0.8 V > V_ov(確認在飽和區)。
p.23
Example
把增益畫成通道長度的函數:A_v ∝ √(L/I_D),L 越長增益越高。
p.24
CS Stage with Current-Source Load
M2 就等於一顆值為 r_O2 的電阻:A_v = −g_m1(r_O1∥r_O2)。
p.25
PMOS Input CS Stage
以 PMOS 為輸入的 CS 級,結果對稱相同。
p.26
CS Stage with Diode-Connected Load
★漂亮的結果★ 增益由尺寸比決定:A_v = −g_m1/g_m2 = −√[(W/L)₁/(W/L)₂]。
p.27
CS Stage with Source Degeneration
串上 R_S 後,部分 ΔV 落在 R_S 上,電流變化小於 g_mΔV,所以增益下降。
p.28
Small-signal Model of CS Stage with Source Degeneration
A_v = −R_D/(1/g_m + R_S)、R_out = R_D。增益對 g_m 的依賴變小,線性度因此改善。
p.29
Another Perspective
把 M1 與 R_S 看成一顆新電晶體,等效轉導 G_m = g_m/(1 + g_m R_S)。
p.30
Inclusion of Channel-Length Modulation
★重要★ 輸出阻抗被抬高 (1 + g_m R_S) 倍:R_out = r_O(1+g_m R_S) + R_S。
p.31
Example
把 R_S 換成另一顆電晶體 → R_out ≈ g_m1 r_O1 r_O2,輸出阻抗被抬高一整個本質增益。這就叫「疊接 (cascode)」,是高增益放大器的常用手法。
p.32
CS Stage with Biasing (DC Analysis)
C1 把麥克風與直流偏壓隔開;做偏壓計算時 C1 視為開路,並確認 V_DS > V_GS − V_TH。
p.33
CS Stage with Biasing (Small-Signal Analysis)
C1 短路、V_DD 交流接地,R_1 與 R_2 在交流分析中並聯。
p.34
I/O Impedance of CS Stage with Biasing
R_in = R_1∥R_2、R_out = R_D∥r_O。
p.35
Examples
★必考★ 兩個失敗電路:(a) 喇叭在直流把 M1 短路到地,M1 掉進三極管區;(b) R_D∥R_sp ≈ 8 Ω,|A_v| = 0.08,負載太小導致完全沒有增益。
p.36
Source Degenerated CS Stage with Biasing
R_G 代表前一級的輸出阻抗;C2 在工作頻率短路,讓小訊號增益不受源極退化影響。
p.37
Common-Gate Topology
共閘極:訊號從源極進、汲極取輸出,閘極對輸入輸出而言是共用的交流接地。
p.38
Analysis of CG Core
V_in 上升 ΔV → V_GS 下降 ΔV → I_D 減少 g_mΔV → V_out 上升 g_mΔV R_D,所以增益為正且大小與 CS 相同。
p.39
Small-signal Model of CG Stage
★注意★ 這裡明確說明「通道長度調變與基體效應都被忽略」。CG 級在增益、電壓餘裕與 I/O 阻抗之間有取捨。
p.40
Example
設計題:I_D = 0.5 mA、W/L = 50、μ_nC_ox = 100 μA/V²、V_TH = 0.5 V、V_DD = 1.8 V → 求最大可用的 R_D 與最大增益(答案 R_D = 2.71 kΩ、A_v = 6.06)。
p.41
Input Impedance of CG Stage
R_in = 1/g_m,通常不超過幾百歐姆。
p.42
Practical use of low Rin
實務價值:許多高頻放大器刻意設計成 50 Ω 輸入阻抗,與傳輸線做阻抗匹配,避免反射造成訊號失真。
p.43
Output Impedance of CG Stage
R_out = r_O∥R_D;若 λ = 0 則 R_out = R_D。
p.44
CG Stage with Finite Source Resistance
增益與「加了源極退化的 CS 級」完全相同:v_out/v_in = g_m R_D/(1 + g_m R_S)。
p.45
Output Resistance of CG Stage with Source Resistance
輸出電阻也與退化 CS 級相同:R_out = R_D ∥ [(1+g_m R_S)r_O + R_S]。
p.46
Example
λ = 0 時求增益、λ > 0 時求輸出阻抗的綜合例題。
p.47
CG Stage with Biasing: Examples
★必考★ 兩個失敗電路:(a) 源極沒有直流路徑 → 偏壓電流為零 → g_m = 0;(b) 源極交流接地 → 不論 v_in 多少,源極電壓都是零 → v_out = 0。
p.48
CG Stage with Biasing
源極既不能開路也不能接地。R_1 提供直流路徑,代價是輸入阻抗與增益下降;必須 R_1 ≫ 1/g_m。
p.49
Current Component of CG Stage with Biasing
輸入電流在 1/g_m(有用)與 R_1(浪費)之間分流,所以 R_1 一定要夠大。
p.50
Example
完整設計題:v_out/v_in = 5、R_1 = 500 Ω、1/g_m = 50 Ω、功率預算 2 mW、V_DD = 1.8 V → 解出 W/L = 244、R_D = 682 Ω、R_G1 = 45 kΩ、R_G2 = 135 kΩ,最後驗證 V_D > V_G − V_TH 確認在飽和區。
p.51
Source Follower
源極隨耦器,又叫共汲極 (common-drain) 級:閘極進、源極出。
p.52
Analysis of Source Follower Core
V_in 上升 → V_GS 上升 → I_D 增加 → V_out 上升,輸出跟隨輸入,但一定小於輸入。
p.53
Small-signal Model of Source Follower
A_v = R_S/(R_S + 1/g_m),小於 1 且為正。若考慮通道長度調變,把 R_S 換成 r_O∥R_S 即可。
p.54
Another Perspective on Source Follower
把 v_in 與 M1 看成戴維寧等效:開路輸出電壓 = v_in,輸出電阻 = 1/g_m。
p.55
Output Impedance of Source Follower
R_out = (1/g_m)∥r_O∥R_S。R_in 很大、R_out 很小,所以很適合當 CS 級與低阻抗負載之間的緩衝。
p.56
Source Follower with Biasing
(a) I_D 會隨電源電壓變動;(b) 在積體電路中改用電流源 M2 偏壓,降低對 V_DD 的依賴。
p.57
Additional Example (1)
M1 是 CS 級,M2 當電流源、M3 當二極體接法元件一起當負載:A_v = −g_m1[r_O1∥r_O2∥r_O3∥(1/g_m3)]。
p.58
Additional Example (2)
M1 驅動電流源負載 M2,並被 M3 源極退化:A_v = −r_O2/[1/g_m1 + (1/g_m3)∥r_O3]。
p.59
Additional Example (3)
(a) M2 當 CS 級、M1 與 R_S 當負載,M1 把 R_S 抬高 (1+g_m1 r_O1) 倍;(b) M1 當 CG 級、M2 當負載。
p.60
Additional Example (4)
(a) M1 是源極隨耦器、M2 是 CG 級;(b) 把 v_in 與 M1 換成戴維寧等效後,A_v = R_D/(1/g_m1 + 1/g_m2)。
p.61
Additional Example (5)
同時求對 Y 點與 X 點的增益:對 V_out1 是源極隨耦器(M2 當負載);對 V_out2 是退化 CS 級,負載為 M3(二極體接法)與 M4(電流源)。
p.62
Chapter Summary
全章總整理:I/O 阻抗、直流與小訊號分析、三種偏壓、共源極、共閘極、源極隨耦器。

第 8 章 · 運算放大器(黑盒子觀點)

48 頁
p.1
Chapter 8 — Operational Amplifier as A Black Box
封面:8.1 一般考量、8.2 運放電路、8.3 非線性函數、8.4 非理想效應、8.5 設計範例。
p.2
Chapter Outline
章節綱要圖。
p.3
Basic Op Amp
運算放大器有兩個輸入一個輸出,放大的是兩輸入之差:V_out = A_0(V_in1 − V_in2)。
p.4
Inverting and Non-inverting Op Amp
負輸入接地時增益為正;正輸入接地時增益為負。
p.5
Ideal Op Amp
★可直接背★ 理想四條件:無限增益、無限輸入阻抗、零輸出阻抗、無限速度。
p.6
Virtual Short
因為增益無限大,電路會迫使 V_in2 貼近 V_in1,形成虛短路。
p.7
Unity Gain Amplifier
單位增益放大器:V_out/V_in = A_0/(1+A_0),A_0 有限時略小於 1。
p.8
Op Amp with Supply Rails
明確畫出電源軌 V_CC 與 V_EE;有些應用 V_EE 為零。
p.9
Noninverting Amplifier (Infinite A0)
★注意標號★ 非反相放大器 V_out/V_in = 1 + R_1/R_2,其中 R_1 是回授電阻。增益只取決於電阻比,非常精準。
p.10
Noninverting Amplifier (Finite A0)
有限增益的誤差項:閉迴路增益越大,電路越不準。
p.11
Extreme Cases of R2 (Infinite A0)
R_2 = 0 → 迴路斷開,增益回到 A_0;R_2 = ∞ → 變成單位增益放大器。
p.12
Inverting Amplifier
★關鍵頁★ 虛接地使 V_out/R_1 = −V_in/R_2,因此 V_out/V_in = −R_1/R_2。
p.13
Another View of Inverting Amplifier
反相與非反相組態的對照。
p.14
Gain Error Due to Finite A0
反相組態的增益誤差;同樣是閉迴路增益越大越不準。
p.15
Bioengineering Application: Measuring Biosignals
應用:量測生醫訊號時用非反相放大器比較好,因為輸入阻抗較高。
p.16
Complex Impedances Around the Op Amp
推廣:把電阻換成阻抗,閉迴路增益仍是兩個阻抗的比 V_out/V_in = −Z_1/Z_2。
p.17
Integrator
積分器:V_out/V_in = −1/(R_1C_1 s),時域為 V_out = −(1/R_1C_1)∫V_in dt。
p.18
Integrator with Pulse Input
脈衝輸入時輸出是斜率 −V_in/(R_1C_1) 的斜坡(方波變三角波)。
p.19
Comparison of Integrator and RC Lowpass Filter
RC 低通濾波器其實是積分器的「被動近似版」;時間常數夠大時輸出接近斜坡。
p.20
Lossy Integrator
有限 A_0 使積分器變成有損:極點從原點移到 −1/[(1+A_0)R_1C_1],等效於電容被放大 (A_0+1) 倍。
p.21
Differentiator
微分器:V_out/V_in = −R_1C_1 s,時域為 V_out = −R_1C_1 dV_in/dt。
p.22
Differentiator with Pulse Input
脈衝輸入時輸出是脈衝 (impulse)。
p.23
Comparison of Differentiator and High-Pass Filter
RC 高通濾波器是微分器的被動近似版;時間常數夠小時兩者接近。
p.24
Lossy Differentiator
有限 A_0 使微分器變成有損:零點從原點移到 −(A_0+1)/(R_1C_1),等效於電阻被縮小 (A_0+1) 倍。
p.25
Op Amp with General Impedances
非反相組態的阻抗推廣:V_out/V_in = 1 + Z_1/Z_2。此電路無法當理想積分器或微分器。
p.26
Voltage Adder
加法器:A_0 無限大時 X 點被釘在地,各路電流在此相加後流過 R_F。R_1 = R_2 = R 時 V_out = −(R_F/R)(V_1+V_2)。
p.27
Robotics Application: Voltage Regulators
應用:機器人上各種元件需要不同電源電壓,由穩壓器提供,負載電流變動時輸出仍相對固定。
p.28
Precision Rectifier
精密整流器:V_in 為正時輸出跟隨輸入;V_in 為負時二極體開路,輸出掉到零。
p.29
Inverting Precision Rectifier
反相型:V_in 為正時二極體導通、V_Y 被釘在 V_D,on 附近、V_X 維持虛接地;V_in 為負時二極體截止、V_Y 變得極負、V_X = V_in。
p.30
Logarithmic Amplifier
在回授迴路放一顆 BJT 就得到對數放大器,因為 BJT 的電流轉電壓本來就是自然對數:V_out = −V_T ln[V_in/(R_1 I_S)]。
p.31
Square-Root Amplifier
把 BJT 換成 MOSFET 就得到開根號放大器,因為 MOSFET 的電流轉電壓是平方根關係。
p.32
Op Amp Nonidealities: DC Offsets
輸入級失配造成的偏移,會讓輸入輸出特性整條平移。
p.33
Effects of DC Offsets
偏移會跟訊號一起被放大:V_out = (1 + R_1/R_2)(V_in + V_OS)。
p.34
Saturation Due to DC Offsets
第一級放大後的偏移可能把第二級推進飽和。
p.35
Offset in Integrator
在電容上並聯電阻可以「吸收」偏移,但代價是轉移函數不再有原點極點:V_out/V_in = −(R_2/R_1)/(R_2C_1 s + 1)。
p.36
Input Bias Current
BJT 輸入級的基極電流,可以建模成從輸入接到地的電流源。
p.37
Effects of Input Bias Current on Noninverting Amplifier
I_B1 對輸出沒有影響,只有 I_B2 會在 R_1 上產生壓降造成誤差。
p.38
Input Bias Current Cancellation
在正輸入端串一個補償電壓即可抵消;要讓輸出為零需 V_corr = −I_B2(R_1∥R_2)。
p.39
Correction for β Variation
因為補償電壓依賴 β 而 β 隨製程變動,所以改用 R_1∥R_2 這顆實體電阻串在正輸入端;只要 I_B1 = I_B2,補償就能自動追蹤 β 的變化。
p.40
Effects of Input Bias Currents on Integrator
偏壓電流會被積分器持續積分,最終讓放大器飽和。
p.41
Integrator Input Bias Current Cancellation
在正輸入端串電阻可以消掉偏壓電流的影響,但因為還有輸入失配等其他效應,輸出最終仍會飽和。
p.42
Speed Limitation
內部電容使增益在高頻滾降:V_out/(V_in1−V_in2) = A_0/(1 + s/ω_1)。
p.43
Bandwidth and Gain Tradeoff
加上回授迴路會提高頻寬,但同時降低低頻增益——兩者乘積固定。
p.44
Slew Rate of Op Amp
線性區時輸入加倍、輸出斜率也加倍;但輸入很大時 op amp 進入迴轉,斜率被「定電流源對電容充電」這件事固定住。
p.45
Comparison of Settling with and without Slew Rate
有迴轉限制時安定速度明顯較慢。
p.46
Slew Rate Limit on Sinusoidal Signals
只要輸出斜率小於迴轉率就不會迴轉;但頻率或振幅一提高,迴轉率就不夠用,輸出開始失真。
p.47
Maximum Op Amp Swing
先求出最大擺幅再用迴轉率去除:FP = SR/[(V_max − V_min)/2]。
p.48
Nonzero Output Resistance
實際的 op amp 輸出電阻不為零,從閉迴路增益式可以看出它會加大增益誤差。